日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2000年12月15日

出 願 番 号 Application Number:

特願2000-382396

出 顧 人
Applicant(s):

セイコーエプソン株式会社

2001年 9月 5日

特許庁長官 Commissioner, Japan Patent Office





特2000-382396

【書類名】

特許願

【整理番号】

EP-0278101

【提出日】

平成12年12月15日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/8247

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

古畑 智之

【特許出願人】

【識別番号】

000002369

【氏名又は名称】

セイコーエプソン株式会社

【代理人】

【識別番号】

100090479

【弁理士】

【氏名又は名称】

井上 一

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】

100090387

【弁理士】

【氏名又は名称】

布施 行夫

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】

100090398

【弁理士】

【氏名又は名称】

大渕 美千栄

【電話番号】

03-5397-0891

【手数料の表示】

【予納台帳番号】

039491

特2000-382396

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9402500

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 不揮発性メモリトランジスタを有する半導体装置 【特許請求の範囲】

【請求項1】 半導体層と、

前記半導体層上に、ゲート絶縁層としての第1の絶縁層を介在させて配置され たフローティングゲートと、

前記フローティングゲートの少なくとも一部と接触し、トンネル絶縁層として 機能しうる第2の絶縁層と、

前記第2の絶縁層の上に形成されたコントロールゲートと、

前記半導体層内に形成された、ソース領域またはドレイン領域を構成する不純 物拡散層と、を含み、

前記フローティングゲートの上方において、導電層が設けられ、

前記フローティングゲートの全体は、平面的にみて前記導電層と重なっている 、不揮発性メモリトランジスタを有する半導体装置。

【請求項2】 請求項1において、

前記導電層は、平面的にみて前記フローティングゲートの端より外側に突出しており、

平面的にみて前記フローティングゲートの端より外側に突出した部分の前記導 電層の幅は、0.5 μ m以下である、不揮発性メモリトランジスタを有する半導 体装置。

【請求項3】 請求項1において、

前記フローティングゲートの上方に形成された導電層の側端と、該フローティングゲートの端とは、平面的にみて少なくとも一部において一致している、不揮発性メモリトランジスタを有する半導体装置。

【請求項4】 請求項1~3のいずれかにおいて、

前記フローティングゲートの形成領域以外の領域の上方における導電層の幅は、前記フローティングゲートの形成領域の上方における導電層の幅より狭い、不 揮発性メモリトランジスタを有する半導体装置。 【請求項5】 請求項1~4のいずれかにおいて、

前記導電層は、前記半導体層と電気的に接続されている、不揮発性メモリトランジスタを有する半導体装置。

【請求項6】 半導体層と、

前記半導体層上に、ゲート絶縁層としての第1の絶縁層を介在させて配置され たフローティングゲートと、

前記フローティングゲートの少なくとも一部と接触し、トンネル絶縁層として 機能しうる第2の絶縁層と、

前記第2の絶縁層の上に形成されたコントロールゲートと、

前記半導体層内に形成された、ソース領域またはドレイン領域を構成する不純 物拡散層と、を含み、

前記フローティングゲートの上方において、レベルが異なる複数の導電層が形成され、

前記フローティングゲートの全体は、平面的にみて、複数の前記導電層と重なっている、不揮発性メモリトランジスタを有する半導体装置。

【請求項7】 請求項6において、

少なくとも一つの前記導電層は、平面的にみて前記フローティングゲートの端 より外側に突出しており、

平面的にみて前記フローティングゲートの端より外側に突出した部分の前記導 電層の幅は、0.5μm以下である、不揮発性メモリトランジスタを有する半導 体装置。

【請求項8】 請求項6において、

少なくとも一つの前記導電層の側端と、前記フローティングゲートの端とは、 平面的にみて少なくとも一部において一致している、不揮発性メモリトランジス タを有する半導体装置。

【請求項9】 請求項6~8のいずれかにおいて、

前記導電層は、前記半導体層と電気的に接続されている、不揮発性メモリトランジスタを有する半導体装置。

【請求項10】 半導体層と、

前記半導体層の上方に配置されたフローティングゲートと、

前記フローティングゲートの上方に配置されたコントロールゲートと、を含む 不揮発性メモリトランジスタを有し、

前記フローティングゲートのうち、少なくとも上方に前記コントロールゲートが配置されていない領域の鉛直上方には、導電層が設けられてなる、不揮発性メモリトランジスタを有する半導体装置。

【請求項11】 半導体層と、

前記半導体層の上方に配置されたフローティングゲートと、

前記フローティングゲートの上方に配置されたコントロールゲートと、を含む 不揮発性メモリトランジスタを有し、

前記不揮発性メモリトランジスタの上方に導電層が設けられ、

前記フローティングゲートの鉛直上方に位置する前記導電層の幅は、前記フローティングゲートの幅より大きく形成されてなる、不揮発性メモリトランジスタを有する半導体装置。

【請求項12】 請求項11において、

前記フローティングゲートの鉛直上方以外に位置する前記導電層の幅は、前記 フローティングゲートの鉛直上方に位置する前記導電層の幅より小さく形成され てなる、不揮発性メモリトランジスタを有する半導体装置。

【請求項13】 請求項10~12のいずれかにおいて、

前記導電層は、配線層である、不揮発性メモリトランジスタを有する半導体装置。

【請求項14】 請求項13において、

前記配線層は、最下層の配線層である、不揮発性メモリトランジスタを有する 半導体装置。

【請求項15】 半導体層と、

前記半導体層の上方に配置されたフローティングゲートと、

前記フローティングゲートの上方に配置されたコントロールゲートと、を含む 不揮発性メモリトランジスタを有し、

前記不揮発性メモリトランジスタの上方に多層構造を有する複数の導電層が設

けられ、

前記フローティングゲートのうち、少なくとも上方に前記コントロールゲートが配置されていない領域の鉛直上方には、前記複数の導電層のうち少なくとも1層の導電層が設けられてなる、不揮発性メモリトランジスタを有する半導体装置

【請求項16】 請求項15において、

前記導電層は、配線層である、不揮発性メモリトランジスタを有する半導体装置。

【請求項17】 請求項10~16のいずれかにおいて、

前記半導体層と前記フローティングゲートとの間に配置された、ゲート絶縁層 となる第1の絶縁層と、

前記フローティングゲートの少なくとも一部と接触し、トンネル絶縁層として 機能しうる第2の絶縁層と、

前記半導体層内に形成された、ソース領域またはドレイン領域を構成する不純物拡散層と、をさらに含む、不揮発性メモリトランジスタを有する半導体装置。

【請求項18】 請求項1~17のいずれかにおいて、

さらに、他の回路領域が混載された、不揮発性メモリトランジスタを有する半 導体装置。

【請求項19】 請求項18において、

前記回路領域は、少なくともロジック回路を含む、不揮発性メモリトランジスタを有する半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、不揮発性メモリトランジスタを有する半導体装置に関する。

[0002]

【背景技術】

電気的に消去可能なプログラマブルROM(EEPROM)に適用されるデバイスのひとつとして、スプリットゲート構造を有するトランジスタが知られてい

る。図16は、不揮発性メモリトランジスタを含む半導体装置の従来の一例を模式的に示す断面図である。

[0003]

半導体装置は、スプリットゲート構造を有する不揮発性メモリトランジスタ (以下「メモリトランジスタ」という) 300を含む。

[0004]

メモリトランジスタ300は、n型トランジスタを例にとると、図16に示すように、P型のシリコン基板10内に形成されたn⁺型不純物拡散層からなるソース領域14およびドレイン領域16と、シリコン基板10の表面に形成されたゲート絶縁層としての第1の絶縁層70とを有する。この第1の絶縁層70上には、フローティングゲート72と、第2の絶縁層76と、コントロールゲート78とが順次形成されている。

[0005]

フローティングゲート72の上には、第3の絶縁層74が形成されている。この第3の絶縁層74は、フローティングゲート72となるポリシリコン層の一部を選択酸化することによって形成された絶縁層から構成される。つまり、第3の絶縁層74は、図16に示すように、中央から両端部へ向けてその膜厚が薄くなる構造を有する。その結果、フローティングゲート72の両端の上縁部720は鋭角に形成され、これらの上縁部720で電界集中が起きやすいようになっている。

[0006]

このスプリットゲート構造のメモリトランジスタ300を動作させる場合には、たとえば、データの書き込み時には、ソース領域14とドレイン領域16間にチャネル電流を流し、矢印A10で示すように、電荷(ホットエレクトロン)をフローティングゲート72に注入する。また、データの消去時には、所定の高電圧をコントロールゲート78に印加し、ファウラー・ノルドハイムトンネル伝導(FN伝導)によって、フローティングゲート72に蓄積された電荷を、矢印B10で示すように、第3の絶縁層76を介してコントロールゲート78に移動させる。

[0007]

【発明が解決しようとする課題】

本発明の目的は、書換え可能回数特性が向上された、不揮発性メモリトランジスタを有する半導体装置を提供することにある。

[0008]

【課題を解決するための手段】

(A) 本発明の第1の不揮発性メモリトランジスタを有する半導体装置は、 半導体層と、

前記半導体層上に、ゲート絶縁層としての第1の絶縁層を介在させて配置され たフローティングゲートと、

前記フローティングゲートの少なくとも一部と接触し、トンネル絶縁層として 機能しうる第2の絶縁層と、

前記第2の絶縁層の上に形成されたコントロールゲートと、

前記半導体層内に形成された、ソース領域またはドレイン領域を構成する不純物拡散層と、を含み、

前記フローティングゲートの上方において、導電層が設けられ、

前記フローティングゲートの全体は、平面的にみて前記導電層と重なっている

[0009]

本発明においては、フローティングゲートの全体は、平面的にみて前記導電層と重なっている。このため、導電層は、その導電層の上方における層を形成するための種々の工程(たとえばエッチング工程)において発生するチャージ(プロセス・インデュースド・チャージ;Process Induced Charge)から、フローティングゲートを保護することができる。その結果、フローティングゲートと接触する領域における第2の絶縁層において、そのチャージがトラップされるのを抑えることができる。したがって、第2の絶縁層の劣化を抑えることができ、書換え可能回数を向上することができる。

[0010]

また、前記導電層は、平面的にみて前記フローティングゲートの端より外側に

突出している場合には、平面的にみて前記フローティングゲートの端より外側に 突出した部分の前記導電層の幅は、好ましくは、0.5μm以下である。

[0011]

また、前記フローティングゲートの上方に形成された導電層の側端と、該フローティングゲートの端とは、平面的にみて少なくとも一部において一致していていてもよい。

[0012]

また、前記フローティングゲートの形成領域以外の領域の上方における導電層 の幅は、前記フローティングゲートの形成領域の上方における導電層の幅より狭 くすることができる。

[0013]

また、前記導電層は、前記半導体層と電気的に接続されていることができる。

[0014]

また、第1の不揮発性メモリトランジスタを有する半導体装置は、

半導体層と、

前記半導体層の上方に配置されたフローティングゲートと、

前記フローティングゲートの上方に配置されたコントロールゲートと、を含む 不揮発性メモリトランジスタを有し、

前記フローティングゲートのうち、少なくとも上方に前記コントロールゲートが配置されていない領域の鉛直上方には、導電層が設けられてなる構造を有する こともできる。

[0015]

コントロールゲートも、プロセス・インデュースド・チャージからフローティングゲートを保護する効果を有している。したがって、本発明においては、フローティングゲート全面の鉛直上方には、必ずコントロールゲートまたは導電層が配置されているので、フローティングゲート全上表面をプロセス・インデュースド・チャージから保護することができる。その結果、書換え可能回数を向上することができる。

[0016]

また、前記フローティングゲートの鉛直上方に位置する前記導電層の幅は、前 記フローティングゲートの幅より大きく形成されてもよい。

[0017]

また、前記フローティングゲートの鉛直上方以外に位置する前記導電層の幅は、前記フローティングゲートの鉛直上方に位置する前記導電層の幅より小さく形成されてもよい。このようにフローティングゲートの鉛直上方以外に位置する導電層の幅を小さくすることで、導電層の幅をフローティングゲートの幅より広い幅で統一する構造に比べて、この導電層による応力を最小限にすることができる

[0018]

また、前記導電層は、配線層とすることができる。

[0019]

また、配線層が多層構造を有する場合は、前記導電層は、最下層の配線層とすることができる。

[0020]

(B) 本発明の第2の不揮発性メモリトランジスタを有する半導体装置は、 半導体層と、

前記半導体層上に、ゲート絶縁層としての第1の絶縁層を介在させて配置され たフローティングゲートと、

前記フローティングゲートの少なくとも一部と接触し、トンネル絶縁層として 機能しうる第2の絶縁層と、

前記第2の絶縁層の上に形成されたコントロールゲートと、

前記半導体層内に形成された、ソース領域またはドレイン領域を構成する不純物拡散層と、を含み、

前記フローティングゲートの上方において、レベルが異なる複数の導電層が形成され、

レベルが異なる複数の前記導電層によって、前記フローティングゲートの全体 は覆われている。

[0021]

ここで「レベルが異なる」とは、異なる層間絶縁層の上に形成されていること を意味する。

[0022]

本発明においては、レベルが異なる複数の前記導電層によって、前記フローティングゲートの全体は覆われている。このため、フローティングゲートと平面的にみて重なる導電層のうち、最上層より上方における層を形成するための種々の工程(たとえばエッチング工程)において発生するチャージ(プロセス・インデュースド・チャージ; Process Induced Charge)から、フローティングゲートを保護することができる。その結果、フローティングゲートと接触する領域における第2の絶縁層において、そのチャージがトラップされるのを抑えることができる。したがって、第2の絶縁層の劣化を抑えることができ、書換え可能回数を向上することができる。

[0023]

また、少なくとも一つの前記導電層は、平面的にみて前記フローティングゲートの端より外側に突出している場合には、平面的にみて前記フローティングゲートの端より外側に突出した部分の前記導電層の幅は、好ましくは、0.5 μ m以下である。

[0024]

また、少なくとも一つの前記導電層の側端と、前記フローティングゲートの端 とは、平面的にみて少なくとも一部において一致していることができる。

[0025]

また、前記導電層は、前記半導体層と電気的に接続されていることができる。

[0026]

また、第2の不揮発性メモリトランジスタを有する半導体装置は、

半導体層と、

前記半導体層の上方に配置されたフローティングゲートと、

前記フローティングゲートの上方に配置されたコントロールゲートと、を含む 不揮発性メモリトランジスタを有し、

前記不揮発性メモリトランジスタの上方に多層構造を有する複数の導電層が設

けられ、

前記フローティングゲートのうち、少なくとも上方に前記コントロールゲート が配置されていない領域の鉛直上方には、前記複数の導電層のうち少なくとも1 層の導電層が設けられてなる構造を有することができる。

[0027]

本発明においては、フローティングゲート全面の鉛直上方には、必ずコントロールゲートまたは導電層が配置されているので、フローティングゲートの全体をプロセス・インデュースド・チャージから保護することができる。その結果、書換え可能回数を向上することができる。

[0028]

本発明の第1および第2の半導体装置は、さらに、他の回路領域が混載されていることができる。前記回路領域は、少なくともロジック回路を含むことができる。

[0029]

上記において「半導体層」には、半導体基板、および、基板の上に形成された 半導体層が含まれる。

[0030]

【発明の実施の形態】

以下、本発明の好適な実施の形態について、図面を参照しながら説明する。

[0031]

(デバイスの構造)

実施の形態に係る半導体装置を説明する。図1は、実施の形態に係る半導体装置を模式的に示す平面図である。図2は、バルクの平面を模式的に示す平面図である。図3(a)は、図1のA-A線に沿った断面を模式的に示す断面図である。図3(b)は、図1のB-B線に沿った断面を模式的に示す断面図である。

[0032]

半導体装置は、スプリットゲート構造を有する不揮発性メモリトランジスタ (以下「メモリトランジスタ」という) 100を含む。メモリトランジスタは、素子分離領域12によって画定された素子形成領域において形成されている。メモ

リトランジスタ100は、ソース領域14と、ドレイン領域16と、ゲート絶縁層として機能する第1の絶縁層20とを有する。ソース領域14およびドレイン領域16は、n型トランジスタを例にとると、P型のシリコン基板10内に形成されたn⁺型不純物拡散層からなる。第1の絶縁層20は、シリコン基板10の表面に形成されている。

[0033]

第1の絶縁層20の上には、フローティングゲート22と、第3の絶縁層24 とが順次形成されている。第3の絶縁層24は、中央部から側端部へ向けてその 膜厚が薄くなる構造を有する。このため、フローティングゲート22の周縁部の 上部220は、鋭角に形成されている。その結果、フローティングゲート22の 周縁部の上部220で電界集中が起きやすいようになっている。

[0034]

第2の絶縁層26は、第3の絶縁層24の上面、フローティングゲート22の 上面およびシリコン基板10の表面を覆うように形成されている。この第2の絶 縁層26は、いわゆるトンネル絶縁層として機能する。

[0035]

この第2の絶縁層26の上面上には、コントロールゲート28が形成されている。コントロールゲート28の上には、必要に応じて、シリサイド層(図示せず)を形成してもよい。シリサイド層の材質としては、たとえば、タングステンシリサイド、モリブデンシリサイド、チタンシリサイド、コバルトシリサイドを挙げることができる。

[0036]

シリコン基板10の上には、層間絶縁層30が形成されている。層間絶縁層30において、スルーホール32が形成されている。スルーホール32内には、コンタクト層34が形成されている。コンタクト層34は、たとえばタングステンプラグからなる。層間絶縁層30の上には、配線層(導電層)40が形成されている。配線層40は、コンタクト層34を介して、ドレイン領域16と電気的に接続されている。フローティングゲート22の全体は、平面的にみてこの配線層40と重なっている。具体的には、フローティングゲート22は、配線層40に

よって完全に覆われている。より具体的には、配線層40の端40aは、平面的にみて、フローティングゲート22の端22aより外側にある。すなわち、図3(a)において、フローティングゲート22に対向する上方に配線層40を配置し、配線層40の幅W30は、フローティングゲートの幅W40より大きく形成することで、フローティングゲート22の全面の鉛直上方には、配線層40が配置されている構造となる。または、配線層40の端40aは、平面的にみてフローティングゲート22の端22aと一致していてもよい。配線層40の側端部が平面的にみてフローティングゲート22の端22aより外側に突出している場合には、フローティングゲート22の端22aより外側に突出している配線層40の幅W10は、好ましくは0.5μm以下、より好ましくは0.3μm以下である。配線層40の厚さは、たとえば0.3~1.0μmであり、好ましくは0.3~0.8μmである。

[0037]

(メモリセルの動作方法)

次に、本発明の半導体装置を構成するメモリトランジスタ100の動作方法の 一例について、図3 (b) を参照して説明する。

[0038]

図3(b)において、Vcはコントロールゲート28に印加される電圧を示し、Vsはソース領域14に印加される電圧を示し、Vdはドレイン領域16に印加される電圧を示し、VsubはP型のシリコン基板10に印加される電圧を示す。

[0039]

このメモリトランジスタ100を動作させる場合には、データの書き込み時には、ソース領域14とドレイン領域16間にチャネル電流を流し、電荷(ホットエレクトロン)をフローティングゲート22に注入する。データの消去時には、所定の高電圧をコントロールゲート28に印加し、FN伝導によってフローティングゲート22に蓄積された電荷をコントロールゲート28に移動させる。以下に、各動作の一例について述べる。

[0040]

まず、書き込み動作について述べる。なお、矢印A1は、書き込み時の電子の 流れを示す。

[0041]

データの書き込み動作においては、ドレイン領域16に対してソース領域14 を高電位にし、必要に応じてコントロールゲート28に所定電位を印加する。これにより、ドレイン領域16付近で発生するホットエレクトロンは、フローティングゲート22に向かって加速され、第1の絶縁層20を介してフローティングゲート22に注入され、データの書き込みがなされる。

[0042]

この書き込み動作では、例えば、コントロールゲート28の電位 (Vc)を2 V、ソース領域14の電位 (Vs)を10.5V、ドレイン領域16の電位 (Vd)を0.8Vとする。また、シリコン基板10の電位 (Vsub)を0Vとする。

[0043]

次に、消去動作について説明する。なお、矢印B1は、消去時の電子の流れを示す。

[0044]

消去動作においては、ソース領域14およびドレイン領域16の電位に対してコントロールゲート28の電位を高くする。これにより、フローティングゲート22内に蓄積された電荷は、フローティングゲート22の周縁部の上部220からFN伝導によって第2の絶縁層26を突き抜けてコントロールゲート28に放出されて、データが消去される。

[0045]

[0046]

次に読み出し動作について説明する。なお、矢印C1は、読み出し時の電子の 流れを示す。

[0047]

読み出し動作においては、ソース領域14に対してドレイン領域16を高電位とし、コントロールゲート28に所定の電圧を印加することにより、チャネルの形成の有無によって書き込まれたデータの判定がなされる。すなわち、フローティングゲート22に電荷が注入されていると、フローティングゲート22の電位が低くなるため、チャネルが形成されず、ドレイン電流が流れない。逆に、フローティングゲート22に電荷が注入されていないと、フローティングゲート22の電位が高くなるため、チャネルが形成されてドレイン電流が流れる。そこで、ドレイン領域16から流れる電流をセンスアンプによって検出することにより、メモリトランジスタ100のデータを読み出すことができる。

[0048]

読み出し動作においては、例えば、コントロールゲート28の電位(Vc)は3.0Vcし、ソース領域14の電位(Vs)を0Vcし、ドレイン領域16の電位(Vd)を1Vcし、シリコン基板10(Vsub)を0Vcする。

[0049]

(作用効果)

以下、本実施の形態に係る半導体装置の作用効果について、説明する。

[0050]

(1)図4および図5に示すように、フローティングゲート422の全体が平面的にみて配線層440によって覆われないように、配線層440を形成することが考えられる。しかし、この場合、配線層440より上方における層(たとえば絶縁層、金属層)を形成する際、次のような問題が発生することがある。配線層440より上方における層(絶縁層、金属層)を形成するための種々の工程(たとえばエッチング工程、CVD(Chemical Vapor Deposition)工程、スパッタリング工程)において、チャージ(具体的にはプロセス・インデュースド・チャージ;Process Induced Charge)が発生する。フローティングゲート422の全体が平面的にみて配線層440によって覆われていないとチャージを遮るものがないため、そのチャージは、フローティングゲート422と接触する領域における第2の絶縁層(トンネル絶縁層)426にトラップされてしてしまうことと

なる。その結果、第2の絶縁層426が劣化し、書換え可能回数が低下してしま う。

[0051]

しかし、本実施の形態においては、フローティングゲート22の全体が平面的にみて配線層40と重なっている。この配線層40は、配線層40より上方における層を形成するための種々の工程(たとえばエッチング工程、CVD工程、スパッタリング工程)において発生したチャージを遮ることができる。このため、配線層40は、そのチャージからフローティングゲートを保護することができる。したがって、フローティングゲート22と接触する領域における第2の絶縁層(トンネル絶縁層)26において、そのチャージがトラップされるのを抑えることができる。その結果、第2の絶縁層26の劣化を抑えることができる。したがって、書換え可能回数を向上することができる。

[0052]

(2) 配線層40は、シリコン基板10のドレイン領域を構成する不純物拡散層に電気的に接続されている。このため、電荷(プロセス・インデュースド・チャージ; Process Induced Charge) は、配線層40を介して、シリコン基板10に放電することができる。このため、より確実に、電荷から、メモリトランジスタ100を保護することができる。

[0.053]

(3)上記の実施の形態においては、フローティングゲート22の全体が平面的にみて配線層40と重なっている、すなわちフローティングゲート22の全面の鉛直上方には配線層40が配置されている構造を有している。しかし、これに限らず、フローティングゲート上表面のうち、少なくとも上方に前記コントロールゲートが配置されていない領域の鉛直上方には、導電層が設けられていてもよい。この場合、フローティングゲート全面の鉛直上方には、必ずコントロールゲートまたは導電層が配置されている構造となり、平面的にみてフローティングゲート全体がコントロールゲートまたは導電層と重なっている。そして、コントロールゲートも、プロセス・インデュースド・チャージからフローティングゲートを保護する効果を有しているため、フローティングゲート全体をプロセス・イン

デュースド・チャージから保護することができる。

[0054]

(変形例)

上記の実施の形態に係る半導体装置は、次の変形が可能である。

[0055]

(1)上記の実施の形態においては、フローティングゲート22の全体は、平面的にみて導電層と重なっている。しかし、これに限定されず、コントロールゲートが上方において形成されていないフローティングゲートの領域の上方において、導電層を形成してもよい。このようにして導電層を形成した場合には、フローティングゲート22の全体は、平面的にみて、コントロールゲート22とその導電層とに重なることとなる。

[0056]

(2)図12および図13に示すように、レベルが異なる第1導電層40aおよび第2導電層40bによって、フローティングゲート22の全体が覆われていてもよい。具体的には、第1導電層40aおよび第2導電層40bは、平面的にみて、フローティングゲート22の全体と重なっていてもよい。この場合、第2導電層40bの上方における層を形成するための種々の工程(たとえばエッチング工程、CVD工程、スパッタリング工程)で生じるチャージが、フローティングゲートと接触する領域における第2の絶縁層にトラップされるのを抑えることができる。

[0057]

なお、前記フローティングゲートの全体は、平面的にみてレベルが異なる3層 以上の導電層と重なっている態様であってもよい。

[0058]

また、この変形例においては、フローティングゲート22の全体が平面的にみてレベルが異なる複数の配線層と重なっている、すなわち、フローティングゲート22の上面全領域の鉛直上方には複数の配線層が配置されている構造を有している。しかし、これに限らず、フローティングゲートのうち、少なくとも上方に前記コントロールゲートが配置されていない領域の鉛直上方には、前記複数の導

電層のうち少なくとも1層の導電層が設けられていればよい。

[0059]

(3)図15に示すように、フローティングゲート22の形成領域以外の領域 の上方における配線層40の幅W20は、フローティングゲート22の上方にお ける配線層40の幅W30より狭い態様をとることもできる。

[0060]

(4)上記実施の形態においては、第1層目の層間絶縁層の上に形成された配線層によって、フローティングゲート22を覆っている。しかし、第2層目以上の層間絶縁層の上に形成された配線層によって、フローティングゲート22を覆ってもよい。

[0061]

(5)配線層40は、積極的に低いブレーク・ダウン電圧の拡散層(ツェナー ダイオードなどの拡散層)に接続されることもできる。

[0062]

(製造プロセス)

実施の形態に係る半導体装置の製造方法を説明する。図6〜図11は、半導体装置の製造工程を模式的に示す断面図である。図6〜図11のそれぞれにおいて、(a)は図1のA-A線に対応した断面を模式的に示す断面図であり、(b)は図1のB-B線に対応した断面を模式的に示す断面図である。

[0063]

(A)まず、図6に示すように、シリコン基板10の所定領域において素子分離領域12を形成する。素子分離領域12は、たとえばLOCOS法またはトレンチ素子分離法により形成される。

[0064]

次に、図7に示すように、シリコン基板10の表面に、熱酸化法により、酸化シリコン層(第1の絶縁層)20を形成する。酸化シリコン層20の厚さは、特に限定されないが、ゲート耐圧、データ保持特性などを考慮して好ましくは7~9nmである。

[0065]

特2000-382396

次に、酸化シリコン層20の表面に、ポリシリコン層(導電層)22aを形成し、これにリンやひ素を拡散してn型のポリシリコン層22aを形成する。ポリシリコン層22aの形成方法は、特に限定されず、たとえば、CVD法である。ポリシリコン層22aの厚さは、たとえば50~300nmであり、好ましくは100~200nmである。

[0066]

ポリシリコン層 2 2 a を n 型にする他の方法としては、ポリシリコン層 2 2 a を形成した後、リンやひ素をイオン注入する方法、ポリシリコン層 2 2 a を形成した後、塩化ホスホリル(POC13)を含んだキャリアガスを導入する方法、あるいはポリシリコン層 2 2 a を形成する時に、ホスフィン(PH3)を含んだキャリアガスを導入する方法、などがある。

[0067]

次に、ポリシリコン層 2 2 a の表面に、例えば C V D 法で窒化シリコン層 5 0 を形成する。次いで、リソグラフィ技術を利用して、窒化シリコン層 5 0 の所定領域を選択的にエッチングして除去する。窒化シリコン層 5 0 の除去される領域 2 4 0 H は、メモリトランジスタ 1 0 0 の第 3 の絶縁層 2 4 が形成される領域である。

[0068]

(B)次いで、図8に示すように、ポリシリコン層22aの露出部分を選択的に酸化することにより、ポリシリコン層22aの所定領域の表面に第3の絶縁層24を形成する。選択酸化によって形成された第3の絶縁層24は、中央部の膜厚が最も大きく、端部では徐々に膜厚が小さくなる断面形状を有する。その後、窒化シリコン層50を除去する。

[0069]

(C) 次に、図9に示すように、第3の絶縁層24をマスクとしてエッチングを行ない、ポリシリコン層22aをパターニングし、フローティングゲート22を形成する。さらに、シリコン基板10上の酸化シリコン層20を除去する。

[0070]

(D) 次に、図10に示すように、シリコン基板10の上に、酸化シリコン層

(第2の絶縁層) 26を堆積する。酸化シリコン層26の厚さは、シリコン基板10の上面を基準として、たとえば20~25 n mである。酸化シリコン層26 の形成方法は、特に限定されず、たとえば熱酸化法,CVD法をあげることができる。好ましいCVD法は、高温熱CVD法(たとえばシランベースの高温熱CVD法)である。高温熱CVD法により酸化シリコン層26を形成すると、酸化シリコン層26の膜質が緻密になるという利点がある。

[0071]

また、酸化シリコン層 2 6 は、複数の層が積層されて構成されていてもよい。 具体的には、酸化シリコン層 2 6 は、熱酸化法により得られた第1の酸化シリコン層とCVD法により得られた第2の酸化シリコン層の積層構造を有していてもよい。

[0072]

次に、酸化シリコン層26の表面に、ポリシリコン層28aを形成する。ポリシリコン層28aの形成方法は、特に限定されず、たとえば、CVD法である。ポリシリコン層28aは、上述したポリシリコン層22aと同様の方法により、n型にすることができる。ポリシリコン層28aの膜厚は、たとえば50~300nmである。

[0073]

次に、必要に応じて、ポリシリコン層28aの上に、シリサイド層(図示せず)を形成する。シリサイド層は、たとえば、スパッタ法、CVD法により形成されることができる。

[0074]

次いで、コントロールゲート28上に所定のパターンを有するレジスト層(図示せず)を形成する。その後、図11に示すように、エッチングによってポリシリコン層28aのパターニングを行い、コントロールゲート28を形成する。

[0075]

(E)次いで、公知の方法により、n型不純物をシリコン基板10にドープすることにより、ソース領域14およびドレイン領域16を形成する。以上の工程によって、メモリトランジスタ100が形成される。

[0076]

(F)次に、図3に示すように、全面に層間絶縁層30を形成する。層間絶縁層30は、必要に応じて化学的機械的研磨法により、平坦化される。次に、層間絶縁層30の所定領域において、スルーホール32を形成し、そのスルーホール32を導電材で充填しコンタクト層34を形成する。

[0077]

次に、層間絶縁層30の上において、導電層を形成し、その導電層をパターニングすることにより配線層40が形成される。配線層の材質は、アルミニウム、 銅、アルミニウムと銅との合金を挙げることができる。

[0078]

(エンベデット半導体装置への適用例)

半導体装置は、他の回路領域を含んでいてもよい。他の回路領域としては、ロジック回路、インターフェイス回路、ゲートアレイ回路、メモリ回路(たとえばRAM, ROM)、プロセッサ(たとえばRISC)または各種IP (Intellectual Property) マクロなどの回路、あるいはその他のディジタル回路、アナログ回路などを挙げることができる。

[0079]

具体的には、次のエンベデット半導体装置が可能である。図14は、上記実施の形態の半導体装置が適用された、エンベデット半導体装置のレイアウトを示す模式図である。この例では、エンベデット半導体装置2000は、フラッシュメモリ90と、SRAMメモリ92と、RISC94と、アナログ回路96と、インターフェイス回路98とがSOG(Sea of Gate)に混載されている。本発明に係るメモリトランジスタ100は、フラッシュメモリ90の構成要素である

[0080]

本発明は、上記の実施の形態に限定されず、本発明の要旨を超えない範囲で種々の変更が可能である。

【図面の簡単な説明】

【図1】

実施の形態に係る半導体装置を模式的に示す平面図である。

【図2】

バルクの平面を模式的に示す平面図である。

【図3】

(a)は、図1のA-A線に沿った断面を模式的に示す断面図であり、(b)は、図1のB-B線に沿った断面を模式的に示す断面図である。

【図4】

作用効果を説明するための、比較例に係る半導体装置を模式的に示す平面図である。

【図5】

図4におけるC-C線に沿った断面を模式的に示す断面図である。

【図6】

半導体装置の製造工程を模式的に示す断面図である。

【図7】

半導体装置の製造工程を模式的に示す断面図である。

【図8】

半導体装置の製造工程を模式的に示す断面図である。

【図9】

半導体装置の製造工程を模式的に示す断面図である。

【図10】

半導体装置の製造工程を模式的に示す断面図である。

【図11】

半導体装置の製造工程を模式的に示す断面図である。

【図12】

変形例に係る半導体装置を模式的に示す平面図である。

【図13】

- (a)は、図12におけるD-D線に沿った断面を模式的に示す断面図であり
- (b)は、図12におけるE-E線に沿った断面を模式的に示す断面図である

【図14】

エンベデット半導体装置のレイアウトを示す模式図である。

【図15】

変形例に係る半導体装置を模式的に示す平面図である。

【図16】

従来例に係る半導体装置を模式的に示す断面図である。


【符号の説明】

- 10 シリコン基板
- 12 素子分離領域
- 14 ソース領域
- 16 ドレイン領域
- 20 第1の絶縁層(酸化シリコン層)
- 22 フローティングゲート
- 22a ポリシリコン層
- 24 第3の絶縁層
- 26 第2の絶縁層(酸化シリコン層)
- 28 コントロールゲート
- 28a ポリシリコン層
- 30 層間絶縁層
- 32 スルーホール
- 34 コンタクト層
- 40 配線層
- 40a 第1の導電層
- 40b 第2の導電層
- 100 メモリトランジスタ
- 220 フローティングゲートの周縁部の上部


【書類名】

図面

【図1】





【図2】




[図3]

(a)






【図4】





【図5】



【図6】


(a)






【図7】


(a)






【図8】


(a)






【図9】


(a)






【図10】


(a)






【図11】


(a)




(·b)




【図12】




【図13】






D-D断面

【図14】






【図15】



【図16】



特2000-382396

【書類名】

要約書

【要約】

【課題】 書換え可能回数特性が向上された、不揮発性メモリトランジスタを有する半導体装置を提供する。

【解決手段】 半導体装置は、シリコン基板10と、シリコン基板10上に、第 1の絶縁層20を介在させて配置されたフローティングゲート22と、フローティングゲート22の少なくとも一部と接触する第2の絶縁層26と、第2の絶縁層26の上に形成されたコントロールゲート28と、シリコン基板10内に形成されたソース領域14およびドレイン領域16と、を含む。フローティングゲート22の上方において、配線層40が設けられ、フローティングゲート22の全体は、平面的にみて配線層40と重なっている。

【選択図】

図1

出願人履歴情報

識別番号

[000002369]

1. 変更年月日

1990年 8月20日

[変更理由]

新規登録

住 所

東京都新宿区西新宿2丁目4番1号

氏 名

セイコーエプソン株式会社